( en | de | ru )

 

Disambiguierung von "Conte, Thomas M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MetaStrider: Architectures for Scalable Memory-centric Reduction of Sparse Data Streams.

, , , , , und . ACM Trans. Archit. Code Optim., 16 (4): 35:1-35:26 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ralf Conte

Tobias Daniel Conte

Carla Conte

Dumitru Contescu

Claude Conter

 

Weitere Publikationen von Autoren mit dem selben Namen

System-level power consumption modeling and tradeoff analysis techniques for superscalar processor design., , , und . IEEE Trans. Very Large Scale Integr. Syst., 8 (2): 129-137 (2000)Using branch handling hardware to support profile-driven optimization., , und . MICRO, Seite 12-21. ACM / IEEE Computer Society, (1994)Experimental Insights from the Rogues Gallery., , , , , und . ICRC, Seite 80-87. IEEE, (2019)A Power Model for Register-Sharing Structures., und . DIPES, Volume 271 von IFIP, Seite 131-142. Springer, (2008)Combining Trace Sampling with Single Pass Methods for Efficient Cache Simulation., , und . IEEE Trans. Computers, 47 (6): 714-720 (1998)Iterative Modulo Scheduling., , , und . IEEE Micro, 38 (1): 115-117 (2018)Parallel Pattern Detection for Architectural Improvements., , und . HotPar, USENIX Association, (2011)Modeling Value Speculation: An Optimal Edge Selection Problem., , und . IEEE Trans. Computers, 52 (3): 277-292 (2003)Programming Strategies for Irregular Algorithms on the Emu Chick., , , , , , , , , und . CoRR, (2019)Compilers for Instruction-Level Parallelism., , , , , und . Computer, 30 (12): 63-69 (1997)