( en | de | ru )

 

Disambiguierung von "Vanhoof, Bart"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Communication Primitives Driven Hardware Design and Test Methodology Applied on Complex Video Applications.

, , , , und . IEEE International Workshop on Rapid System Prototyping, Seite 246-249. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bart Cramer

Bart Maris

Bart Kersbergen

Bart Riel

Bart Geurts

 

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable Architecture for MPEG-4 Wavelet Quantization., , , , , und . VLSI Signal Processing, 23 (1): 93-107 (1999)Implementation driven selection of wavelet filters for still image coding based on bitrange expansion., , , , und . MMSP, Seite 371-376. IEEE, (1999)Implementation of a Scalable MPEG-4 Wavelet-Based Visual Texture Compression System., , , , , und . DAC, Seite 333-336. ACM Press, (1999)A scalable MPEG-4 wavelet-based visual texture compression system with optimized memory organization., , , , , , , und . IEEE Trans. Circuits Syst. Video Techn., 13 (4): 348-357 (2003)The Local Wavelet Transform: a memory-efficient, high-speed architecture optimized to a Region-Oriented Zero-Tree coder., , , und . Integr. Comput. Aided Eng., 7 (2): 89-103 (2000)A scalable architecture for MPEG-4 embedded zero tree coding., , , , , und . CICC, Seite 65-68. IEEE, (1999)Communication Primitives Driven Hardware Design and Test Methodology Applied on Complex Video Applications., , , , und . IEEE International Workshop on Rapid System Prototyping, Seite 246-249. IEEE Computer Society, (2005)System-Level Power Optimization of Video Codecs on Embedded Cores: A Systematic Approach., , , , und . VLSI Signal Processing, 18 (2): 89-109 (1998)High Speed 4-Symbol Arithmetic Encoder Architecture for Embedded Zero Tree-Based Compression., und . VLSI Signal Processing, 33 (3): 267-275 (2003)SPRINT: A Tool to Generate Concurrent Transaction-Level Models from Sequential Code., , , und . EURASIP J. Adv. Signal Process., (2007)