( en | de | ru )

 

Disambiguierung von "Kim, Jonghwan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Stereo Vision-Based Improving Cascade Classifier Learning for Vehicle Detection.

, , , und . ISVC (2), Volume 6939 von Lecture Notes in Computer Science, Seite 387-397. Springer, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Bongcheol Kim

Kim Gerber

Youngsang Kim

Ryong Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

20.6 A 0.5V-VIN 1.44mA-class event-driven digital LDO with a fully integrated 100pF output capacitor., , , und . ISSCC, Seite 346-347. IEEE, (2017)Optical sensor-based object detection for autonomous robots., , , , und . URAI, Seite 746-752. IEEE, (2011)13.8 A 1a-nm 1.05V 10.5Gb/s/pin 16Gb LPDDR5 Turbo DRAM with WCK Correction Strategy, a Voltage-Offset-Calibrated Receiver and Parasitic Capacitance Reduction., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2024)Stereo-based Spatial and Temporal Feature Matching Method for Object Tracking and Distance Estimation., , und . ICPRAM, Seite 492-496. SciTePress, (2013)Agamotto: Accelerating Kernel Driver Fuzzing with Lightweight Virtual Machine Checkpoints., , , , , und . USENIX Security Symposium, Seite 2541-2557. USENIX Association, (2020)13.1 A 35.4Gb/s/pin 16Gb GDDR7 with a Low-Power Clocking Architecture and PAM3 IO Circuitry., , , , , , , , , und 14 andere Autor(en). ISSCC, Seite 232-234. IEEE, (2024)Screen acceleration VNF scheme in NFV for VDI service., , , und . ICTC, Seite 816-818. IEEE, (2015)Network based vByod scheme in NFV platform., , und . ICTC, Seite 1143-1145. IEEE, (2017)A 1.1V 16Gb DDR5 DRAM with Probabilistic-Aggressor Tracking, Refresh-Management Functionality, Per-Row Hammer Tracking, a Multi-Step Precharge, and Core-Bias Modulation for Security and Reliability Enhancement., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 414-415. IEEE, (2023)POLaR: Per-Allocation Object Layout Randomization., , , und . DSN, Seite 505-516. IEEE, (2019)