( en | de | ru )

 

Disambiguierung von "Ardakani, Arash"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Convolutional Accelerator for Neural Networks With Binary Weights.

, , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Laila Arash

Haris Arash-Asish

Arash Mehdiani

Arash Alavi

Arash Nickkholgh

 

Weitere Publikationen von Autoren mit dem selben Namen

An efficient VLSI architecture of QPP interleaver/deinterleaver for LTE turbo coding., , und . ISCAS, Seite 797-800. IEEE, (2013)VLSI Implementation of Deep Neural Network Using Integral Stochastic Computing., , , , und . CoRR, (2015)Standard Deviation-Based Quantization for Deep Neural Networks., , , , und . CoRR, (2022)Fast and Efficient Convolutional Accelerator for Edge Computing., , und . IEEE Trans. Computers, 69 (1): 138-152 (2020)Stochastic Computing Can Improve Upon Digital Spiking Neural Networks., , , , und . SiPS, Seite 309-314. IEEE, (2016)Learning Recurrent Binary/Ternary Weights., , , , und . ICLR (Poster), OpenReview.net, (2019)Hardware implementation of FIR/IIR digital filters using integral stochastic computation., , und . ICASSP, Seite 6540-6544. IEEE, (2016)An efficient max-log MAP algorithm for VLSI implementation of turbo decoders., und . ISCAS, Seite 1794-1797. IEEE, (2015)Design and Implementation of a Polar Codes Blind Detection Scheme., , , , und . CoRR, (2018)VLSI Implementation of Deep Neural Network Using Integral Stochastic Computing., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (10): 2688-2699 (2017)