( en | de | ru )

 

Disambiguierung von "Rajski, Janusz"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Defect Aware Test Patterns.

, , , , , und . DATE, Seite 450-455. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janusz Panzer

Janusz Rat

Janusz Surzykiewicz

Janusz Bogdanowicz

Janusz Gatniejewski

 

Weitere Publikationen von Autoren mit dem selben Namen

High Performance Dense Ring Generators., , , und . IEEE Trans. Computers, 55 (1): 83-87 (2006)Embedded deterministic test points for compact cell-aware tests., , , , , , , , , und . ITC, Seite 1-8. IEEE, (2015)Self-test methodology for at-speed test of crosstalk in chip interconnects., , und . DAC, Seite 619-624. ACM, (2000)On Linear Dependencies in Subspaces of LFSR-Generated Sequences., und . IEEE Trans. Computers, 45 (10): 1212-1216 (1996)Built-In Self-Test for Systems on Silicon., , und . VLSI Design, Seite 609-610. IEEE Computer Society, (1999)H2B: Crypto Hash Functions Based on Hybrid Ring Generators., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (2): 442-455 (Februar 2024)Star-EDT: Deterministic On-Chip Scheme Using Compressed Test Patterns., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (4): 683-693 (2017)Cube-Contained Random Patterns and Their Applications to the Complete Testing of Synthesized Multi-Level Circuits., und . ITC, Seite 473-482. IEEE Computer Society, (1991)On Using Implied Values in EDT-based Test Compression., , , , und . DAC, Seite 11:1-11:6. ACM, (2014)Embedded deterministic test., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (5): 776-792 (2004)