( en | de | ru )

 

Disambiguierung von "Palacios, Tomás"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
First Demonstration of GaN Vertical Power FinFETs on Engineered Substrate.

, , , , , und . DRC, Seite 1-2. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tomás Núñez

Tomás Vinar

Ana Teresa Monteiro Tomás

Tomás Barros

Tomás Mácha

 

Weitere Publikationen von Autoren mit dem selben Namen

Materials and Technology Issues for the Next Generation of Power Electronic Devices., , , , , und . DRC, Seite 1-2. IEEE, (2020)Frequency Response of Graphene Electrolyte-Gated Field-Effect Transistors., , und . Sensors, 18 (2): 494 (2018)A new GaN HEMT nonlinear model for evaluation and design of 1-2 watt power amplifiers., , , , , , und . MWSCAS, Seite 53-56. IEEE, (2012)First Demonstration of GaN RF HEMTs on Engineered Substrate., , , , , und . DRC, Seite 1-2. IEEE, (2023)Trapping characteristics and parametric shifts in lateral GaN HEMTs with SiO2/AlGaN gate stacks., , , , , , , und . IRPS, Seite 2. IEEE, (2015)Degradation of vertical GaN-on-GaN fin transistors: Step-stress and constant voltage experiments., , , , , , und . Microelectron. Reliab., (2018)Emerging graphene-based electronic & photonic devices, circuits, and systems Scannning the Issue., , und . Proc. IEEE, 101 (7): 1518-1521 (2013)GaN Nanowire Field Emitters with a Self-Aligned Gate Process., , , , , , und . DRC, Seite 1-2. IEEE, (2020)Scaling of InAlN/GaN power transistors., , , , und . ESSDERC, Seite 314-317. IEEE, (2012)Towards DTCO in High Temperature GaN-on-Si Technology: Arithmetic Logic Unit at 300 °C and CAD Framework up to 500 °C., , , , , , , , , und 2 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)