( en | de | ru )

 

Disambiguierung von "Pinckney, Nathaniel Ross"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Verifying High-Level Latency-Insensitive Designs with Formal Model Checking.

, , , , , , und . CoRR, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nathaniel Bartels

Nathaniel Thon

Nathaniel Tager

Nathaniel Ayewah

Nathaniel Epstein

 

Weitere Publikationen von Autoren mit dem selben Namen

Reconfigurable self-timed regenerators for wide-range voltage scaled interconnect., , , und . A-SSCC, Seite 1-4. IEEE, (2015)Parallel high-radix Montgomery multipliers., , und . ACSCC, Seite 772-776. IEEE, (2008)A 0.11 PJ/OP, 0.32-128 Tops, Scalable Multi-Chip-Module-Based Deep Neural Network Accelerator Designed with A High-Productivity vlsi Methodology., , , , , , , , , und 7 andere Autor(en). Hot Chips Symposium, Seite 1-24. IEEE, (2019)XPoint cache: scaling existing bus-based coherence protocols for 2D and 3D many-core systems., , , , , , , , und . PACT, Seite 75-86. ACM, (2012)Verifying High-Level Latency-Insensitive Designs with Formal Model Checking., , , , , , und . CoRR, (2021)Invited Paper: VerilogEval: Evaluating Large Language Models for Verilog Code Generation., , , und . ICCAD, Seite 1-8. IEEE, (2023)VerilogEval: Evaluating Large Language Models for Verilog Code Generation., , , und . CoRR, (2023)Late Breaking Results: Test Selection For RTL Coverage By Unsupervised Learning From Fast Functional Simulation., , , , und . DAC, Seite 1-2. IEEE, (2023)A 467nW CMOS visual motion sensor with temporal averaging and pixel aggregation., , , , , , und . ISSCC, Seite 480-481. IEEE, (2013)Limits of Parallelism and Boosting in Dim Silicon., , , , , , und . IEEE Micro, 33 (5): 30-37 (2013)