( en | de | ru )

 

Disambiguierung von "Nannarelli, Alberto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Unified Digit Selection for Radix-4 Recurrence Division and Square Root.

, , , , , und . IEEE Trans. Computers, 73 (1): 292-300 (Januar 2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alberto Moreira

Alberto Coda

Alberto Fierro

Alberto Rorai

Alberto Calabrò

 

Weitere Publikationen von Autoren mit dem selben Namen

Power characterization of digital filters implemented on FPGA., , , und . ISCAS (5), Seite 801-804. IEEE, (2002)Twenty years of research on RNS for DSP: Lessons learned and future perspectives., , , und . ISIC, Seite 436-439. IEEE, (2014)Design of power efficient FPGA based hardware accelerators for financial applications., , und . NORCHIP, Seite 1-4. IEEE, (2012)Thermal aware floorplanning incorporating temperature dependent wire delay estimation., , , und . Microprocess. Microsystems, 39 (8): 807-815 (2015)Improved 64-bit Radix-16 Booth Multiplier Based on Partial Product Array Height Reduction., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (2): 409-418 (2017)On the Comparison of Different Number Systems in the Implementation of Complex FIR Filters., , und . VLSI-SoC (Selected Papers), Volume 313 von IFIP Advances in Information and Communication Technology, Seite 174-190. Springer, (2008)An Efficient Hardware Implementation of Reinforcement Learning: The Q-Learning Algorithm., , , , , , , und . IEEE Access, (2019)Guest Editorial: Special Section on Emerging and Impacting Trends on Computer Arithmetic., , , und . IEEE Trans. Emerg. Top. Comput., 10 (3): 1239-1240 (2022)Unified Digit Selection for Radix-4 Recurrence Division and Square Root., , , , , und . IEEE Trans. Computers, 73 (1): 292-300 (Januar 2024)FPGA Based Acceleration of Decimal Operations.. ReConFig, Seite 146-151. IEEE Computer Society, (2011)