( en | de | ru )

 

Disambiguierung von "Takeda, Koichi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Overview of NTCIR-9 RITE: Recognizing Inference in TExt.

, , , , , , , und . NTCIR, National Institute of Informatics (NII), (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Genichiro Takeda

Koichi Matsumoto

Michiko Takeda

Kijuro Takeda

Koichi Koshi

 

Weitere Publikationen von Autoren mit dem selben Namen

Delay and power monitoring schemes for minimizing power consumption by means of supply and threshold voltage control in active and standby modes., , , , , und . IEEE J. Solid State Circuits, 41 (4): 805-814 (2006)A 16-Mb 400-MHz loadless CMOS four-transistor SRAM macro., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 35 (11): 1631-1640 (2000)A 6-ns, 1.5-V, 4-Mb BiCMOS SRAM., , , , , , , , und . IEEE J. Solid State Circuits, 31 (11): 1610-1617 (1996)Personalized Web Knowledge Management., und . Web Intelligence, Volume 2198 von Lecture Notes in Computer Science, Seite 200-204. Springer, (2001)A 24MB Embedded Flash System Based on 28nm SG-MONOS Featuring 240MHz Read Operations and Robust Over-The-Air Software Update for Automotive., , , , , , , , , und . VLSI Circuits, Seite 210-. IEEE, (2019)MedTAKMI-CDI: Interactive knowledge discovery for clinical decision intelligence., , , und . IBM Syst. J., 46 (1): 115-134 (2007)Sentence Representations via Gaussian Embedding., , , und . CoRR, (2023)Fully decentralized control of a soft-bodied robot inspired by true slime mold., , , , und . Biol. Cybern., 102 (3): 261-269 (2010)Building Watson: A Grand Challenge in Automatic NL Question Answering., und . NTCIR, Seite 1. National Institute of Informatics (NII), (2010)An ultra-high-density high-speed loadless four-transistor SRAM macro with a dual-layered twisted bit-line and a triple-well shield., , , , , , , , , und 2 andere Autor(en). CICC, Seite 283-286. IEEE, (2000)