Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture of parallel management kernel for PIE64., , und . Future Gener. Comput. Syst., 10 (1): 29-43 (1994)A 4-Channel 1.25-10.3 Gb/s Backplane Transceiver Macro With 35 dB Equalizer and Sign-Based Zero-Forcing Adaptive Control., , , , , und . IEEE J. Solid State Circuits, 44 (12): 3547-3559 (2009)A 4-channel 10.3Gb/s transceiver with adaptive phase equalizer for 4-to-41dB loss PCB channel., , , , , , , , , und . ISSCC, Seite 346-348. IEEE, (2011)A 4-channel 10.3Gb/s backplane transceiver macro with 35dB equalizer and sign-based zero-forcing adaptive control., , , , , und . ISSCC, Seite 188-189. IEEE, (2009)Architecture of Parallel Management Kernel for PIE64., , und . PARLE, Volume 605 von Lecture Notes in Computer Science, Seite 685-700. Springer, (1992)Design Consideration of 6.25 Gbps Signaling for High-Performance Server., , , , , , und . ASP-DAC, Seite 854-857. IEEE Computer Society, (2007)A Static Load Partitioning Method based on Execution Profile for Committed Choice Languages., , , und . ISLP, Seite 470-484. MIT Press, (1991)32Gb/s 28nm CMOS time-interleaved transmitter compatible with NRZ receiver with DFE., , , , , , , , und . ISSCC, Seite 40-41. IEEE, (2013)Design and Analysis of Energy-Efficient Reconfigurable Pre-Emphasis Voltage-Mode Transmitters., , , und . IEEE J. Solid State Circuits, 48 (8): 1898-1909 (2013)Multiple Threads in Cyclic Register Windows., , und . ISCA, Seite 131-142. ACM, (1993)