( en | de | ru )

 

Disambiguierung von "Huda, Safeen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Full-stack Accelerator Search Technique for Vision Applications.

, , , , , und . CoRR, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Huda Kaufmann

Egbert Huda

Huda Kanaah

Christiane Huda

Armin Huda

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards PVT-Tolerant Glitch-Free Operation in FPGAs., und . FPGA, Seite 90-99. ACM, (2016)A full-stack search technique for domain optimized deep learning accelerators., , , , , , und . ASPLOS, Seite 27-42. ACM, (2022)Resiliency at Scale: Managing Google's TPUv4 Machine Learning Supercomputer., , , , , , , , , und 5 andere Autor(en). NSDI, Seite 761-774. USENIX Association, (2024)Hybrid LUT/Multiplexer FPGA Logic Architectures., , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (4): 1280-1292 (2016)A Full-stack Accelerator Search Technique for Vision Applications., , , , , und . CoRR, (2021)Learning to Design Accurate Deep Learning Accelerators with Inaccurate Multipliers., , , , , und . DATE, Seite 184-189. IEEE, (2022)Optimizing effective interconnect capacitance for FPGA power reduction., , und . FPGA, Seite 11-20. ACM, (2014)Power Optimization of FPGA Interconnect Via Circuit and CAD Techniques., und . ISPD, Seite 123-130. ACM, (2016)Negative-resistance read and write schemes for STT-MRAM in 0.13µm CMOS., , , , , , und . ISSCC, Seite 256-257. IEEE, (2010)Charge recycling for power reduction in FPGA interconnect., , und . FPL, Seite 1-8. IEEE, (2013)