( en | de | ru )

 

Disambiguierung von "Ohtake, Satoshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design for Testability Based on Single-Port-Change Delay Testing for Data Paths.

, , , und . Asian Test Symposium, Seite 254-259. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Satoshi Ejima

Satoshi Okawa

Satoshi Otomo

Satoshi Murayama

Satoshi Nishida

 

Weitere Publikationen von Autoren mit dem selben Namen

Delay Testing: Improving Test Quality and Avoiding Over-testing., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2011)A DFT Method for RTL Data Paths Based on Partially Strong Testability to Guarantee Complete Fault Efficiency., , , und . Asian Test Symposium, Seite 306-311. IEEE Computer Society, (2005)Design for Testability Based on Single-Port-Change Delay Testing for Data Paths., , , und . Asian Test Symposium, Seite 254-259. IEEE Computer Society, (2005)A Method of Diagnostic Test Generation for Transition Faults., und . PRDC, Seite 273-278. IEEE Computer Society, (2015)A Synthesis Method to Alleviate Over-Testing of Delay Faults Based on RTL Don't Care Path Identification., , , und . VTS, Seite 71-76. IEEE Computer Society, (2009)Acceleration of Test Generation for Sequential Circuits Using Knowledge Obtained from Synthesis for Testability., , , und . IEICE Trans. Inf. Syst., 90-D (1): 296-305 (2007)A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification., , und . IEICE Trans. Inf. Syst., 93-D (7): 1857-1865 (2010)New Non-Scan DFT Techniques to Achieve 100% Fault Efficiency., , und . J. Electron. Test., 20 (3): 315-323 (2004)Broadside Transition Test Generation for Partial Scan Circuits through Stuck-at Test Generation., , und . VLSI-SoC (Selected Papers), Volume 249 von IFIP, Seite 301-316. Springer, (2006)Fast false path identification based on functional unsensitizability using RTL information., , , und . ASP-DAC, Seite 660-665. IEEE, (2009)