( en | de | ru )

 

Disambiguierung von "Singh, Adit D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Robust Design-for-Security Architecture for Enabling Trust in IC Manufacturing and Test.

, , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (5): 818-830 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Adit Ranadive

Somak Aditya

Dendy Adityawarman

Noviandi Meta Adityawarman

Elisabeth Singh

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-power domino circuits using NMOS pull-up on off-critical paths., , , und . ASP-DAC, Seite 533-538. ACM Press, (2005)Robust Design-for-Security Architecture for Enabling Trust in IC Manufacturing and Test., , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (5): 818-830 (2018)A differential built-in current sensor design for high-speed IDDQ testing., und . IEEE J. Solid State Circuits, 32 (1): 122-125 (1997)Exploring the Mysteries of System-Level Test., , , , , , , , , und . ATS, Seite 1-6. IEEE, (2020)A Secure Low-Cost Edge Device Authentication Scheme for the Internet of Things., , , , und . VLSID, Seite 85-90. IEEE Computer Society, (2018)Statistical Estimation of Correlated Leakage Power Variation and Its Application to Leakage-Aware Design., , , , und . VLSI Design, Seite 606-612. IEEE Computer Society, (2006)Probabilistic Self-Adaptation of Nanoscale CMOS Circuits: Yield Maximization under Increased Intra-Die Variations., , , , und . VLSI Design, Seite 711-716. IEEE Computer Society, (2007)Relating Yield Models to Burn-In Fall-Out in Time., und . ITC, Seite 77-84. IEEE Computer Society, (2003)Distinguishing Resistive Small Delay Defects from Random Parameter Variations., und . Asian Test Symposium, Seite 325-330. IEEE Computer Society, (2010)Leveraging Partially Enhanced Scan for Improved Observability in Delay Fault Testing., , , und . Asian Test Symposium, Seite 237-240. IEEE Computer Society, (2009)