( en | de | ru )

 

Disambiguierung von "Di, Zhixiong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
LEAPS: Topological-Layout-Adaptable Multi-die FPGA Placement for Super Long Line Minimization.

, , , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhixiong Wu

Zhixiong Li

Chen Di

Di Zhou

Tie Di

 

Weitere Publikationen von Autoren mit dem selben Namen

A Modified Signal Flow Graph and Corresponding Conflict-Free Strategy for Memory-Based FFT Processor Design., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 66-II (1): 106-110 (2019)Detailed Routing Short Violation Prediction Using Graph-Based Deep Learning Model., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (2): 564-568 (2022)LEAPS: Topological-Layout-Adaptable Multi-Die FPGA Placement for Super Long Line Minimization., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 71 (3): 1259-1272 (März 2024)A memory-based FFT processor using modified signal flow graph with novel conflict-free address schemes., , , , , und . IEICE Electron. Express, 14 (15): 20170660 (2017)Erratum: A memory-based FFT processor using modified signal flow graph with novel conflict-free address schemes IEICE Electronics Express Vol. 14 (2017) No. 15 pp. 20170660., , , , , und . IEICE Electron. Express, 14 (22): 20178005 (2017)Imbalanced Large Graph Learning Framework for FPGA Logic Elements Packing Prediction., , , , und . CoRR, (2023)LEAPS: Topological-Layout-Adaptable Multi-die FPGA Placement for Super Long Line Minimization., , , , und . CoRR, (2023)OpenPARF: An Open-Source Placement and Routing Framework for Large-Scale Heterogeneous FPGAs with Deep Learning Toolkit., , , , , und . ASICON, Seite 1-4. IEEE, (2023)LC-KO: A congestion-aware and area&timing-oriented placement method., , , , und . ASICON, Seite 1-4. IEEE, (2015)A Valley-Locking Control Scheme for an Audible Noise-Free Valley-Skip-Mode Flyback Converter., , , , und . IEEE Trans. Ind. Electron., 69 (7): 7285-7294 (2022)