( en | de | ru )

 

Disambiguierung von "Caldwell, Andrew E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Effective iterative techniques for fingerprinting design IP.

, , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (2): 208-215 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Allen Caldwell

Allen Caldwell

Andrew Singer

Andrew Torda

Andrew Cato

 

Weitere Publikationen von Autoren mit dem selben Namen

Admissibility Proofs for the LCS* Algorithm., , , und . IBERAMIA-SBIA, Volume 1952 von Lecture Notes in Computer Science, Seite 236-244. Springer, (2000)Hypergraph Partitioning with Fixed Vertices., , und . DAC, Seite 355-359. ACM Press, (1999)Effective Iterative Techniques for Fingerprinting Design IP., , , , , , und . DAC, Seite 843-848. ACM Press, (1999)Iterative Partitioning with Varying Node Weights., , und . VLSI Design, 11 (3): 249-258 (2000)Partitioning with terminals: a "new" problem and new benchmarks., , , und . ISPD, Seite 151-157. ACM, (1999)Can recursive bisection alone produce routable placements?, , und . DAC, Seite 477-482. ACM, (2000)Design and Implementation of the Fiduccia-Mattheyses Heuristic for VLSI Netlist Partitioning., , und . ALENEX, Volume 1619 von Lecture Notes in Computer Science, Seite 177-193. Springer, (1999)Effective iterative techniques for fingerprinting design IP., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (2): 208-215 (2004)Hypergraph partitioning with fixed vertices VLSI CAD., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (2): 267-272 (2000)Hierarchical whitespace allocation in top-down placement., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (11): 1550-1556 (2003)