( en | de | ru )

 

Disambiguierung von "Toyoshima, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1 ns, 1 W, 2.5 V, 32 Kb NTL-CMOS SRAM macro using a memory cell with PMOS access transistors.

, , , , , , , , , und . IEEE J. Solid State Circuits, 30 (11): 1196-1202 (November 1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideo Baba

Hideo Ohashi

Hideo Andreas Baba

Hideo Ikezawa-Hanada

 

Weitere Publikationen von Autoren mit dem selben Namen

FeRAM device and circuit technologies fully compatible with advanced CMOS., , , , , , , , , und 2 andere Autor(en). CICC, Seite 171-178. IEEE, (2001)A 500-MHz 4-Mb CMOS pipeline-burst cache SRAM with point-to-point noise reduction coding I/O., , , , , , , , , und . IEEE J. Solid State Circuits, 32 (11): 1758-1765 (1997)NV-SRAM: a nonvolatile SRAM with backup ferroelectric capacitors., , , , , , , , , und . IEEE J. Solid State Circuits, 36 (3): 522-527 (2001)A 1 ns, 1 W, 2.5 V, 32 Kb NTL-CMOS SRAM macro using a memory cell with PMOS access transistors., , , , , , , , , und . IEEE J. Solid State Circuits, 30 (11): 1196-1202 (November 1995)A 128-kb FeRAM macro for contact/contactless smart-card microcontrollers., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 37 (8): 1073-1079 (2002)An ultrahigh-density high-speed loadless four-transistor SRAM macro with twisted bitline architecture and triple-well shield., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 36 (3): 510-515 (2001)NV-SRAM: a nonvolatile SRAM with back-up ferroelectric capacitors., , , , , , , , , und . CICC, Seite 65-68. IEEE, (2000)A 16-Mb 400-MHz loadless CMOS four-transistor SRAM macro., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 35 (11): 1631-1640 (2000)A 6-ns, 1.5-V, 4-Mb BiCMOS SRAM., , , , , , , , und . IEEE J. Solid State Circuits, 31 (11): 1610-1617 (1996)An ultra-high-density high-speed loadless four-transistor SRAM macro with a dual-layered twisted bit-line and a triple-well shield., , , , , , , , , und 2 andere Autor(en). CICC, Seite 283-286. IEEE, (2000)