Autor der Publikation

Transient and fine-grained voltage adaptation for variation resilience in VLSI interconnects.

, und . ISQED, Seite 80-86. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A review of 20 years of naive tests of significance for high-dimensional mean vectors and covariance matrices, und . (2016)cite arxiv:1603.01003.DUCER: a Fast and Lightweight Error Correction Scheme for In-Vehicle Network Communication., , , und . ICVES, Seite 1-6. IEEE, (2018)Zero skew clock routing in X-architecture based on an improved greedy matching algorithm., , , , und . Integr., 41 (3): 426-438 (2008)Central Limit Theorem for Mutual Information of Large MIMO Systems With Elliptically Correlated Channels., , und . IEEE Trans. Inf. Theory, 65 (11): 7168-7180 (2019)Boostable Repeater Design for Variation Resilience in VLSI Interconnects., und . IEEE Trans. Very Large Scale Integr. Syst., 21 (9): 1619-1631 (2013)Design of Voltage Overscaled Low-Power Trellis Decoders in Presence of Process Variations., , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (3): 439-443 (2009)Low Power Gated Clock Tree Driven Placement., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (2): 595-603 (2008)A single layer zero skew clock routing in X architecture., , , , und . Sci. China Ser. F Inf. Sci., 52 (8): 1466-1475 (2009)A New Method to Determine the Optimal Thin Layer Ionospheric Height and Its Application in the Polar Regions., , , , , , , und . Remote. Sens., 13 (13): 2458 (2021)Breaking Analog Locking Techniques., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 28 (10): 2157-2170 (2020)