Autor der Publikation

A 42 fJ/Step-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS.

, und . IEEE J. Solid State Circuits, 50 (3): 714-723 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An 85MHz-BW 68.5dB-SNDR ASAR-assisted CT 4-0 MASH ΔΣ modulator with half-range dithering-based DAC calibration in 28nm CMOS., , und . CICC, Seite 1-4. IEEE, (2018)Wideband Continuous-Time MASH Delta-Sigma Modulators: A Tutorial Review., , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (6): 2623-2628 (2022)A 600 MHz-BW 154.3 dB-FoM current-mode continuous-time pipelined ADC in 12 nm CMOS., , , , , , , , , und . Microelectron. J., (Dezember 2023)A 40MHz 12bit 84.2dB-SFDR continuous-time delta-sigma modulator in 90nm CMOS., , , und . A-SSCC, Seite 249-252. IEEE, (2011)A 2GS/s 12bit Time-Interleaved Pipelined ADC in 40nm CMOS., , und . ICTA, Seite 185-186. IEEE, (2021)A Low Frequency Drift LC-DCO with Wide Temperature Range., , , , , und . ICTA, Seite 121-122. IEEE, (2022)A 10bit 1.6GS/s Current-steering DAC in 40nm CMOS., und . ASICON, Seite 1-4. IEEE, (2021)An 8-b 8-GS/s Time-Interleaved SAR ADC With Foreground Offset Calibration in 28nm CMOS., , , , , und . APCCAS, Seite 181-184. IEEE, (2022)An 85-MHz-BW ASAR-Assisted CT 4-0 MASH $\Delta\Sigma$ Modulator With Background Half-Range Dithering-Based DAC Calibration in 28-nm CMOS., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (7): 2405-2414 (2019)A lowpass/bandpass reconfigurable continuous-time ΔΣ ADC for software-defined radio., , und . ASICON, Seite 1-4. IEEE, (2015)