( en | de | ru )

 

Disambiguierung von "Plouchart, Jean-Olivier"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Co-Learning Bayesian Model Fusion: Efficient Performance Modeling of Analog and Mixed-Signal Circuits Using Side Information.

, , , , und . ICCAD, Seite 575-582. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nicolas Jeanvoine

Plasma-material interaction and electrode degradation in high voltage ignition discharges. Uni Saarbrücken, (2009)

Marc Jean-Richard-dit-Bressel

Antoine Jeanjean

Stéphane Jean

Helga Jeanblanc

 

Weitere Publikationen von Autoren mit dem selben Namen

An Integral Path Self-Calibration Scheme for a Dual-Loop PLL., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (4): 996-1008 (2013)Indirect Performance Sensing for On-Chip Self-Healing of Analog and RF Circuits., , , , , , , , , und 4 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (8): 2243-2252 (2014)An integral path self-calibration scheme for a 20.1-26.7GHz dual-loop PLL in 32nm SOI CMOS., , , , , , , , , und 1 andere Autor(en). VLSIC, Seite 176-177. IEEE, (2012)Statistical Framework for Technology-Model-Product Co-Design and Convergence., , , , und . DAC, Seite 503-508. IEEE, (2007)A 4GS/s, 8.45 ENOB and 5.7fJ/conversion, digital assisted, sampling system in 45nm CMOS SOI., , und . CICC, Seite 1-4. IEEE, (2011)Indirect performance sensing for on-chip analog self-healing via Bayesian model fusion., , , , , , , , , und 4 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)A 24-30-GHz 256-Element Dual-Polarized 5G Phased Array Using Fast On-Chip Beam Calculators and Magnetoelectric Dipole Antennas., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 57 (12): 3599-3616 (2022)A low-voltage 40-GHz complementary VCO with 15% frequency tuning range in SOI CMOS technology., , , , , , , und . IEEE J. Solid State Circuits, 39 (5): 841-846 (2004)An ultra-high bandwidth sub-ranging ADC with programmable dynamic range in 32nm CMOS SOI., , und . MWSCAS, Seite 448-451. IEEE, (2017)A 31 GHz CML ring VCO with 5.4 ps delay in a 0.12-μm SOI CMOS technology., , , , , , , , und . ESSCIRC, Seite 357-360. IEEE, (2003)