( en | de | ru )

 

Disambiguierung von "Yang, Huazhong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Large scale recurrent neural network on GPU.

, , , , , , , und . IJCNN, Seite 4062-4069. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yang Yang

Yang Yang

Yang Yang

Yang Yang

Yang Yang

 

Weitere Publikationen von Autoren mit dem selben Namen

A "Near-the-Best" System-Level Design Methodology of Multi-Core H.264 Video Decoder Based on the Parallelized Multi-Core Simulator., , , , und . Journal of Circuits, Systems, and Computers, (2012)TSV-aware topology generation for 3D Clock Tree Synthesis., , , , , , und . ISQED, Seite 300-307. IEEE, (2013)A fault-tolerant structure for reliable multi-core systems based on hardware-software co-design., , , und . ISQED, Seite 191-197. IEEE, (2010)Increasing Compression Ratio of Low Complexity Compressive Sensing Video Encoder with Application-Aware Configurable Mechanism., , , und . CoRR, (2013)A Survey of FPGA Based Neural Network Accelerator., , , , und . CoRR, (2017)GRAPHIC: Gather and Process Harmoniously in the Cache With High Parallelism and Flexibility., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Emerg. Top. Comput., 12 (1): 84-96 (Januar 2024)Technological Exploration of RRAM Crossbar Array for Matrix-Vector Multiplication., , , , , , , , , und . J. Comput. Sci. Technol., 31 (1): 3-19 (2016)On-Chip Sensor Network for Efficient Management of Power Gating-Induced Power/Ground Noise in Multiprocessor System on Chip., , , , und . IEEE Trans. Parallel Distributed Syst., 24 (4): 767-777 (2013)GPU-Accelerated Sparse LU Factorization for Circuit Simulation with Performance Modeling., , , und . IEEE Trans. Parallel Distributed Syst., 26 (3): 786-795 (2015)High PE Utilization CNN Accelerator with Channel Fusion Supporting Pattern-Compressed Sparse Neural Networks., , , , , , , und . DAC, Seite 1-6. IEEE, (2020)