( en | de | ru )

 

Disambiguierung von "Calimera, Andrea"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Beyond Ideal DVFS Through Ultra-Fine Grain Vdd-Hopping.

, , , , und . VLSI-SoC (Selected Papers), Volume 508 von IFIP Advances in Information and Communication Technology, Seite 152-172. Springer, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andrea Witzenrath

Risikofaktoren für abdominelle Komplikationen nach kardiopulmonalem Bypass. Uni Erlangen-Nürnberg, (2009)

Andrea Rottach

Analysis of the cell cycle dependent dynamics of Dnmt1 and Np95 in living cells. Uni München, (2009)

Andrea Hruby

Die MAPKKK Bck1p des Zellwand-Integritätssignalwegs in der Bäckerhefe Saccharomyces cerevisiae. Uni Münster, (2009)

Michaela Andrea Fingas

Resultate nach radikaler Prostatektomie bei Patienten mit einem Prostatakarzinom Gleason 7-10. Uni Marburg, (2009)

Andrea Wätzig

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Characterization of Analog-to-Digital Converters using Graphene P-N Junctions., , , , und . ACM Great Lakes Symposium on VLSI, Seite 253-258. ACM, (2015)Integer ConvNets on Embedded CPUs: Tools and Performance Assessment on the Cortex-A Cores., , , und . ICECS, Seite 598-601. IEEE, (2019)EAST: Encoding-Aware Sparse Training for Deep Memory Compression of ConvNets., , und . AICAS, Seite 233-237. IEEE, (2020)Reducing leakage power by accounting for temperature inversion dependence in dual-Vt synthesized circuits., , , und . ISLPED, Seite 217-220. ACM, (2008)Power modeling and characterization of Graphene-based logic gates., , , und . PATMOS, Seite 223-226. IEEE, (2013)Interactive presentation: Efficient computation of discharge current upper bounds for clustered sleep transistor sizing., , , , , und . DATE, Seite 1544-1549. EDA Consortium, San Jose, CA, USA, (2007)NBTI-Aware Clustered Power Gating., , und . ACM Trans. Design Autom. Electr. Syst., 16 (1): 3 (2010)Layout-Driven Post-Placement Techniques for Temperature Reduction and Thermal Gradient Minimization., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (3): 406-418 (2013)Adaptive Test-Time Augmentation for Low-Power CPU., , , , und . CoRR, (2021)Design of a Flexible Reactivation Cell for Safe Power-Mode Transition in Power-Gated Circuits., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (9): 1979-1993 (2009)