( en | de | ru )

 

Disambiguierung von "Khandelwal, Pulkit"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Surface-based parcellation and vertex-wise analysis of ultra high-resolution ex vivo 7 tesla MRI in neurodegenerative diseases.

, , , , , , , , , , , , , , , , , , , , , und . CoRR, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vishal Khandelwal

Pulkit Grover

 

Weitere Publikationen von Autoren mit dem selben Namen

Benchmarking Human Performance in Semi-Automated Image Segmentation., , , und . Interact. Comput., 32 (3): 233-245 (2020)Gray Matter Segmentation in Ultra High Resolution 7 Tesla ex vivo T2w MRI of Human Brain Hemispheres., , , , , , , , , und 22 andere Autor(en). CoRR, (2021)Image-to-Image Translation Between Tau Pathology and Neuronal Metabolism PET in Alzheimer Disease with Multi-domain Contrastive Learning., , , , , , , und . MLCN@MICCAI, Volume 14312 von Lecture Notes in Computer Science, Seite 3-13. Springer, (2023)Surface-based parcellation and vertex-wise analysis of ultra high-resolution ex vivo 7 tesla MRI in neurodegenerative diseases., , , , , , , , , und 12 andere Autor(en). CoRR, (2024)Analog-DFE-based 16Gb/s SerDes in 40nm CMOS that operates across 34dB loss channels at Nyquist with a baud rate CDR and 1.2Vpp voltage-mode driver., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 350-351. IEEE, (2011)A 12.5Gb/s SerDes in 65nm CMOS Using a Baud-Rate ADC with Digital Receiver Equalization and Clock Recovery., , , , , , , , , und 15 andere Autor(en). ISSCC, Seite 436-591. IEEE, (2007)Spine and Individual Vertebrae Segmentation in Computed Tomography Images Using Geometric Flows and Shape Priors., , und . Frontiers Comput. Sci., (2021)Link performance investigation of industry first 100G PAM4 IC chipset with real-time DSP for data center connectivity., , , , , , , , und . OFC, Seite 1-3. IEEE, (2016)3.4 A 40/50/100Gb/s PAM-4 Ethernet transceiver in 28nm CMOS., , , , , , , , , und 14 andere Autor(en). ISSCC, Seite 62-63. IEEE, (2016)Fully Automated 3D Segmentation and Diffeomorphic Medial Modeling of the Left Ventricle Mitral Valve Complex in Ischemic Mitral Regurgitation., , , , , , , , , und 1 andere Autor(en). Medical Image Anal., (2022)