( en | de | ru )

 

Disambiguierung von "Jr., Warren A. Hunt"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Data-Loop-Free Self-Timed Circuit Verification.

, , , , und . ASYNC, Seite 51-58. IEEE Computer Society, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Patrick Hunt

Foued Jrad

Daniel Warren

Warren Chan

Bruce Hunt

 

Weitere Publikationen von Autoren mit dem selben Namen

Mechanized Information Flow Analysis through Inductive Assertions., , , und . FMCAD, Seite 1-4. IEEE, (2008)Function memoization and unique object representation for ACL2 functions., und . ACL2, Seite 81-89. ACM, (2006)Formalization of the DE2 Language., und . CHARME, Volume 3725 von Lecture Notes in Computer Science, Seite 20-34. Springer, (2005)DRAT-trim: Efficient Checking and Trimming Using Expressive Clausal Proofs., , und . SAT, Volume 8561 von Lecture Notes in Computer Science, Seite 422-429. Springer, (2014)Verifying Refutations with Extended Resolution., , und . CADE, Volume 7898 von Lecture Notes in Computer Science, Seite 345-359. Springer, (2013)Meta Reasoning in ACL2., , , , und . TPHOLs, Volume 3603 von Lecture Notes in Computer Science, Seite 163-178. Springer, (2005)Mechanical Verification of SAT Refutations with Extended Resolution., , und . ITP, Volume 7998 von Lecture Notes in Computer Science, Seite 229-244. Springer, (2013)Using mathematics on an industrial scale.. ISAIM, (2010)A formal model of a large memory that supports efficient execution., und . FMCAD, Seite 60-67. IEEE, (2012)Engineering a Formal, Executable x86 ISA Simulator for Software Verification., , und . Provably Correct Systems, Springer, (2017)