Autor der Publikation

Modelling and verification of delay-insensitive circuits using CCS and the Concurrency Workbench.

, und . Inf. Process. Lett., 89 (6): 293-296 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

CMOS design of the tree arbiter element., und . IEEE Trans. Very Large Scale Integr. Syst., 4 (4): 472-476 (1996)Decomposing specifications with concurrent outputs to resolve state coding conflicts in asynchronous logic synthesis., und . DAC, Seite 830-833. ACM, (2004)Modelling and verification of delay-insensitive circuits using CCS and the Concurrency Workbench., und . Inf. Process. Lett., 89 (6): 293-296 (2004)Sequencer circuits for VLSI programming., und . ASYNC, Seite 82-90. IEEE Computer Society, (1995)Gate-level modelling and verification of asynchronous circuits using CSPM and FDR.. ASYNC, Seite 83-94. IEEE Computer Society, (2007)Delay-Insensitive Interface Specification and Synthesis., und . DATE, Seite 169-173. IEEE Computer Society / ACM, (2000)A Theory of Synchrony and Asynchrony., , und . Programming Concepts and Methods, Seite 459-478. North-Holland, (1990)User-Controlled, Auditable, Cross-Jurisdiction Sharing of Healthcare Data Mediated by a Public Blockchain., , , und . TrustCom, Seite 87-96. IEEE, (2020)Protocol Specification, Testing and Verification XV, by Piotr Dembinski and Marek Sredniawa (Editors), Chapman and Hall, 1996 (Book Review).. Softw. Test. Verification Reliab., 8 (1): 49 (1998)Verification and Implementation of Delay-Insensitive Processes in Restrictive Environments., , und . Fundam. Informaticae, 70 (1-2): 21-48 (2006)