( en | de | ru )

 

Disambiguierung von "Meloni, Paolo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Networks on Chips: A Synthesis Perspective.

, , , , und . PARCO, Volume 33 von John von Neumann Institute for Computing Series, Seite 745-752. Central Institute for Applied Mathematics, Jülich, Germany, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ilaria Meloni

Giordano Paolo

Tommaso Marco Meloni

Paolo Molteni

Paolo Bavaj

 

Weitere Publikationen von Autoren mit dem selben Namen

Designing Message-Dependent Deadlock Free Networks on Chips for Application-Specific Systems on Chips., , , , , , , und . VLSI-SoC, Seite 158-163. IEEE, (2006)An Adaptive Cognitive Sensor Node for ECG Monitoring in the Internet of Medical Things., , , und . IEEE Access, (2022)ALOHA: A Unified Platform-Aware Evaluation Method for CNNs Execution on Heterogeneous Systems at the Edge., , , , und . IEEE Access, (2021)Target-Aware Neural Architecture Search and Deployment for Keyword Spotting., , , , , und . IEEE Access, (2022)Optimizing Temporal Convolutional Network Inference on FPGA-Based Accelerators., , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 10 (3): 348-361 (2020)Modelling and Automated Implementation of Optimal Power Saving Strategies in Coarse-Grained Reconfigurable Architectures., , , , und . J. Electr. Comput. Eng., (2016)Welcome to the 2013 conference on design and architectures for signal and image processing (DASIP) in Cagliari, Italy., und . DASIP, Seite 8. IEEE, (2013)Power modelling for saving strategies in coarse grained reconfigurable systems., , , , und . ReConFig, Seite 1-4. IEEE, (2015)Integration of Energy Storage Systems within Modular Multilevel Converters for Medium-Voltage Distribution Networks., und . IECON, Seite 1-6. IEEE, (2022)Designing application-specific networks on chips with floorplan information., , , , , , , und . ICCAD, Seite 355-362. ACM, (2006)