( en | de | ru )

 

Disambiguierung von "Nigro, Libero"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Temporal verification of RT-DEVS models with implementation aspects.

, , , und . SpringSim, Seite 130. SCS/ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Silvia Nigro

Abdelmalek Nigro

Libero Gerosa

Loretana Libero

Libero Girolami

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling and Analysing DART Systems Through High-Level Petri Nets., und . Application and Theory of Petri Nets, Volume 1091 von Lecture Notes in Computer Science, Seite 420-439. Springer, (1996)Distributed simulation of PCS networks using a time warp mechanism., , und . EUROSIM, Seite 307-314. Elsevier, (1996)Deployment, configuration and management of mobile actor systems., , und . IASTED Conf. on Software Engineering and Applications, Seite 483-488. IASTED/ACTA Press, (2004)Embedded Control Systems Design based on RT-DEVS and temporal analysis using UPPAAL., und . IMCSIT, Seite 601-608. IEEE, (2008)Modelling and analysis of multi-agent systems using UPPAAL SMC., , und . IJSPM, 13 (1): 73-87 (2018)Model Checking Mutual Exclusion Algorithms Using Uppaal., , und . CSOC (2), Volume 465 von Advances in Intelligent Systems and Computing, Seite 203-215. Springer, (2016)Timed verification of hierarchical communicating real-time state machines., und . Comput. Stand. Interfaces, 29 (6): 635-646 (2007)On the efficient implementation of retention block-structured languages., , und . Int. J. Parallel Program., 10 (1): 39-54 (1981)HLA_ACTOR_REPAST: An approach to distributing RePast models for high-performance simulations., , , und . Simul. Model. Pract. Theory, 19 (1): 283-300 (2011)A toolset in Java2 for modelling, prototyping and implementing communicating real-time state machines., und . Microprocess. Microsystems, 23 (10): 573-586 (2000)