( en | de | ru )

 

Disambiguierung von "Loh, Gabriel H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analyzing and Leveraging Decoupled L1 Caches in GPUs.

, , , , und . HPCA, Seite 467-478. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gunnar Loh

Otto Loh

Wilhelm Loh

Dietrich Loh

Kohua Loh

 

Weitere Publikationen von Autoren mit dem selben Namen

Achieving Exascale Capabilities through Heterogeneous Computing., , , , , , , , , und . IEEE Micro, 35 (4): 26-36 (2015)Supporting Very Large DRAM Caches with Compound-Access Scheduling and MissMap., und . IEEE Micro, 32 (3): 70-78 (2012)There and Back Again: Optimizing the Interconnect in Networks of Memory Cubes., , , , , und . ISCA, Seite 678-690. ACM, (2017)Scalability of 3D-Integrated Arithmetic Units in High-Performance Microprocessors., und . DAC, Seite 622-625. IEEE, (2007)Energy-efficient GPU design with reconfigurable in-package graphics memory., , , und . ISLPED, Seite 403-408. ACM, (2012)PEEP: Exploiting predictability of memory dependences in SMT processors., , und . HPCA, Seite 137-148. IEEE Computer Society, (2008)A Configurable and Strong RAS Solution for Die-Stacked DRAM Caches., , , und . IEEE Micro, 34 (3): 80-90 (2014)Width-Partitioned Load Value Predictors.. J. Instruction-Level Parallelism, (2003)Exploiting Bias in the Hysteresis Bit of 2-bit Saturating Counters in Branch Predictors., , und . J. Instruction-Level Parallelism, (2003)Exploiting data-width locality to increase superscalar execution bandwidth.. MICRO, Seite 395-405. ACM/IEEE Computer Society, (2002)