Autor der Publikation

Elimination of false aggressors using the functional relationship for full-chip crosstalk analysis.

, , , , und . ISQED, Seite 344-347. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Double patterning layout decomposition for simultaneous conflict and stitch minimization., , und . ISPD, Seite 107-114. ACM, (2009)Crosstalk Noise Variation Assessment and Analysis for the Worst Process Corner., und . ISQED, Seite 352-356. IEEE Computer Society, (2008)Overlay aware interconnect and timing variation modeling for double patterning technology., und . ICCAD, Seite 488-493. IEEE Computer Society, (2008)Dealing with IC manufacturability in extreme scaling (Embedded tutorial paper)., , , , , , , und . ICCAD, Seite 240-242. ACM, (2012)Double Patterning Layout Decomposition for Simultaneous Conflict and Stitch Minimization., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (2): 185-196 (2010)Impact of Mechanical Stress on the Full Chip Timing for Through-Silicon-Via-based 3-D ICs., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (6): 905-917 (2013)Elimination of false aggressors using the functional relationship for full-chip crosstalk analysis., , , , und . ISQED, Seite 344-347. IEEE Computer Society, (2003)Chemical-mechanical polishing aware application-specific 3D NoC design., , , und . ICCAD, Seite 207-212. IEEE Computer Society, (2011)Stress-driven 3D-IC placement with TSV keep-out zone and regularity study., , , , und . ICCAD, Seite 669-674. IEEE, (2010)Design for manufacturability and reliability for TSV-based 3D ICs., , , , , , , und . ASP-DAC, Seite 750-755. IEEE, (2012)