Autor der Publikation

High-Efficiency Charge Pumps for Low-Power On-Chip Applications.

, , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (3): 1143-1153 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High-Voltage CMOS Controller for Microfluidics., , , , und . IEEE Trans. Biomed. Circuits Syst., 3 (2): 89-96 (2009)Frequency Synthesis Based on A Novel Differential Locking Mechanism., und . ISCAS, Seite 1-5. IEEE, (2018)Design, evaluation and fault-tolerance analysis of stochastic FIR filters., , , und . Microelectron. Reliab., (2016)Design and Characterization of a Multilevel DRAM., , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (9): 1583-1596 (2011)Design of a 3-D fully depleted SOI computational RAM., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (3): 358-369 (2005)Efficient Encoding and Termination of Low-Density Parity-Check Convolutional Codes., , , und . GLOBECOM, IEEE, (2006)Low-power static and dynamic high-voltage CMOS level-shifter circuits., , , , , , und . ISCAS, Seite 1946-1949. IEEE, (2008)Jointly Designed Architecture-Aware LDPC Convolutional Codes and High-Throughput Parallel Encoders/Decoders., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (4): 836-849 (2010)Efficient Implementation of Low-Density Parity-Check Convolutional Code Encoders With Built-In Termination., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 55-I (11): 3628-3640 (2008)Deeply Pipelined Digit-Serial LDPC Decoding., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 59-I (12): 2934-2944 (2012)