( en | de | ru )

 

Disambiguierung von "Mahmoud, Mostafa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Memory Requirements for Convolutional Neural Network Hardware Accelerators.

, , , und . IISWC, Seite 111-121. IEEE Computer Society, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mahmoud Mostafa Youns

Dalal Mahmoud Mostafa

Mahmoud Mostagir Mostafa

Dalal Mahmoud Mostafa

Mahmoud Mahmoud

 

Weitere Publikationen von Autoren mit dem selben Namen

Automated performance-based design technique for an efficient LTE PDSCH implementation using SDSoC tool., , , und . Int. J. Commun. Syst., (2020)Power Level Control of Nuclear Power Plants During Load Following Operation Using Fractional Order Controller Based on a Modified Algorithm., , , , und . IEEE Access, (2023)Laconic deep learning inference acceleration., , , , , , , und . ISCA, Seite 304-317. ACM, (2019)Late Breaking Results: Building an On-Chip Deep Learning Memory Hierarchy Brick by Brick., , , , , , und . DAC, Seite 1-2. IEEE, (2020)Characterizing Sources of Ineffectual Computations in Deep Learning Networks., , und . IISWC, Seite 86-87. IEEE Computer Society, (2018)Memory Requirements for Convolutional Neural Network Hardware Accelerators., , , und . IISWC, Seite 111-121. IEEE Computer Society, (2018)Identifying and Exploiting Ineffectual Computations to Enable Hardware Acceleration of Deep Learning., , , , , , , , , und 3 andere Autor(en). NEWCAS, Seite 356-360. IEEE, (2018)Extending Firewall Session Table to Accelerate NAT, QoS Classification and Routing, , und . CoRR, (2009)FPRaker: A Processing Element For Accelerating Neural Network Training., , , , , , , und . CoRR, (2020)Accelerating Image-Sensor-Based Deep Learning Applications., , , , , , , , , und 1 andere Autor(en). IEEE Micro, 39 (5): 26-35 (2019)