( en | de | ru )

 

Disambiguierung von "Ragab, Kareem"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-Power SAR ADC Design: Overview and Survey of State-of-the-Art Techniques.

, , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (6): 2249-2262 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shiraz Kareem

Kareem Khan

Samir Ragab

Sarwat Ragab

Ahmed Abdel-Monem Abdel-Rahman Ragab

 

Weitere Publikationen von Autoren mit dem selben Namen

Embracing local variability to enable a robust high-gain positive-feedback amplifier: Design methodology and implementation., , und . ISQED, Seite 143-150. IEEE, (2012)Digital Background Calibration for Pipelined ADCs Based on Comparator Decision Time Quantization., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 62-II (5): 456-460 (2015)A Fast Converging Correlation-Based Background Timing Skew Calibration Technique by Digital Windowing for Time-Interleaved ADCs., , , , , , und . ISCAS, Seite 21-25. IEEE, (2022)A hybrid SAR-VCO ΔΣ ADC with first-order noise shaping., , , , , und . CICC, Seite 1-4. IEEE, (2014)Thermal Noise Analysis of a Programmable-Gain Switched-Capacitor Amplifier With Input Offset Cancellation., , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (3): 147-151 (2013)A 10-b 600-MS/s 2-Way Time-Interleaved SAR ADC With Mean Absolute Deviation-Based Background Timing-Skew Calibration., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (8): 2876-2887 (2019)A 10-b 800MS/s time-interleaved SAR ADC with fast timing-skew calibration., , , und . A-SSCC, Seite 73-76. IEEE, (2016)Low-Power SAR ADC Design: Overview and Survey of State-of-the-Art Techniques., , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (6): 2249-2262 (2022)A 1.4mW 8b 350MS/s loop-unrolled SAR ADC with background offset calibration in 40nm CMOS., und . ESSCIRC, Seite 417-420. IEEE, (2016)A 12b ENOB, 2.5MHz-BW, 4.8mW VCO-based 0-1 MASH ADC with direct digital background nonlinearity calibration., und . CICC, Seite 1-4. IEEE, (2015)