,

A 30 MHz DDS clock generator with sub-ns time domain interpolator and -50 dBc spurious level.

, , и .
ISCAS (4), стр. 626-629. IEEE, (2001)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии