( en | de | ru )

 

Disambiguierung von "Bandyopadhyay, Abhishek"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Image processing system using a programmable transform imager.

, , , , und . ICASSP (5), Seite 101-104. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Saurav Bandyopadhyay

Abhishek Mitra

Mahuya Bandyopadhyay

Abhishek Bichhawat

Abhishek Banerjee

 

Weitere Publikationen von Autoren mit dem selben Namen

A 97.3 dB SNR, 600 kHz BW, 31mW multibit continuous time ΔΣ ADC., , , , , und . VLSIC, Seite 1-2. IEEE, (2014)Image processing system using a programmable transform imager., , , , und . ICASSP (5), Seite 101-104. IEEE, (2005)Programming analog computational memory elements to 0.2% accuracy over 3.5 decades using a predictive method., , und . ISCAS (3), Seite 2148-2151. IEEE, (2005)Dynamic survivable traffic grooming with effective load balancing in WDM all-optical mesh networks., , , und . ICACCI, Seite 1388-1394. IEEE, (2014)A 120dB-SNR 100dB-THD+N 21.5mW/channel multibit CT ΔΣ DAC., , , und . ISSCC, Seite 482-483. IEEE, (2011)A 80µW/frame 104×128 CMOS imager front end for JPEG compression., , , und . ISCAS (5), Seite 5318-5321. IEEE, (2005)MATIA: a programmable 80 WμW/frame CMOS block matrix transform imager architecture., , , und . IEEE J. Solid State Circuits, 41 (3): 663-672 (2006)Common-mode Stable Multilevel Output Stage with EMI Reduction Feedback Loop for Class-D audio Amplifier., , , , , , und . VLSI Technology and Circuits, Seite 186-187. IEEE, (2022)Session 18 - Data converter techniques., und . CICC, Seite 1. IEEE, (2015)A 531 nW/MHz, 128×32 current-mode programmable analog vector-matrix multiplier with over two decades of linearity., , , und . CICC, Seite 651-654. IEEE, (2004)