( en | de | ru )

 

Disambiguierung von "Lai, Nan-Cheng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Delay Test with Embedded Test Pattern Generator.

, und . J. Inf. Sci. Eng., 29 (3): 545-556 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Cheng-Yung Cheng

Shi Nan

Nan Meng

Nan Qu

Nan Hussey

 

Weitere Publikationen von Autoren mit dem selben Namen

On the Existence of All Shortest Vertex-Disjoint Paths in Cayley Graphs of Abelian Groups.. ICS, Volume 274 von Frontiers in Artificial Intelligence and Applications, Seite 92-103. IOS Press, (2014)Low Power BIST with Smoother and Scan-Chain Reorder ., , und . Asian Test Symposium, Seite 40-45. IEEE Computer Society, (2004)Optimal Construction of All Shortest Node-Disjoint Paths in Hypercubes with Applications.. IEEE Trans. Parallel Distributed Syst., 23 (6): 1129-1134 (2012)Delay Test with Embedded Test Pattern Generator., und . J. Inf. Sci. Eng., 29 (3): 545-556 (2013)w-Rabin numbers and strong w-Rabin numbers of folded hypercubes., und . Networks, 51 (3): 171-177 (2008)On the construction of all shortest node-disjoint paths in star networks.. Inf. Process. Lett., 116 (4): 299-303 (2016)Low-Capture-Power Test Generation by Specifying A Minimum Set of Controlling Inputs., und . ATS, Seite 413-418. IEEE, (2007)On-Chip Test Generation Mechanism for Scan-Based Two-Pattern Tests., und . ATS, Seite 251-256. IEEE Computer Society, (2008)Optimal One-to-Many Disjoint Paths in Folded Hypercubes., , und . ISPAN, Seite 148-155. IEEE Computer Society, (2000)