( en | de | ru )

 

Disambiguierung von "Ren, Fengbo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cra: A Generic Compression Ratio Adapter for End-To-End Data-Driven Image Compressive Sensing Reconstruction Frameworks.

, , und . ICASSP, Seite 1439-1443. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ling Ren

Jun Ren

Xinguo Ren

Xiaofeng Ren

Zhongliang Ren

 

Weitere Publikationen von Autoren mit dem selben Namen

An 8-Bit Compressive Sensing ADC With 4-GS/s Equivalent Speed Utilizing Self-Timed Pipeline SAR-Binary-Search., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (10): 934-938 (2016)Systolic-CNN: An OpenCL-defined Scalable Run-time-flexible FPGA Accelerator Architecture for Accelerating Convolutional Neural Network Inference in Cloud/Edge Computing., , und . CoRR, (2020)CSVideoNet: A Real-Time End-to-End Learning Framework for High-Frame-Rate Video Compressive Sensing., und . WACV, Seite 1680-1688. IEEE Computer Society, (2018)Cra: A Generic Compression Ratio Adapter for End-To-End Data-Driven Image Compressive Sensing Reconstruction Frameworks., , und . ICASSP, Seite 1439-1443. IEEE, (2020)FSpGEMM: A Framework for Accelerating Sparse General Matrix-Matrix Multiplication Using Gustavson's Algorithm on FPGAs., , , und . IEEE Trans. Very Large Scale Integr. Syst., 32 (4): 633-644 (April 2024)A Data-Driven Approach for Automated Integrated Circuit Segmentation of Scan Electron Microscopy Images., , , , , , , und . ICIP, Seite 2851-2855. IEEE, (2022)Are FPGAs Suitable for Edge Computing?, , und . HotEdge, USENIX Association, (2018)Enhanced Low-Resolution LiDAR-Camera Calibration via Depth Interpolation and Supervised Contrastive Learning., , , , , und . ICASSP, Seite 1-5. IEEE, (2023)A 7.663-TOPS 8.2-W Energy-efficient FPGA Accelerator for Binary Convolutional Neural Networks (Abstract Only)., , , , und . FPGA, Seite 290-291. ACM, (2017)Build a Compact Binary Neural Network through Bit-level Sensitivity and Data Pruning., und . CoRR, (2018)