( en | de | ru )

 

Disambiguierung von "Wu, Nanjian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A novel vision chip architecture for image recognition based on convolutional neural network.

, , , , und . ASICON, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinglan Wu

Recovery of citric acid from fermentation broth using simulated moving bed technology: = Reinigung von Zitronensäure aus Fermentationslösung durch kontinuierliche Chromatographie. Uni Erlangen-Nürnberg, (2009)

Jinjin Wu

Haiyan Wu

Changzhu Wu

Yinghua Wu

 

Weitere Publikationen von Autoren mit dem selben Namen

A 2.4-3.6-GHz Wideband Subharmonically Injection-Locked PLL With Adaptive Injection Timing Alignment Technique., , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (3): 929-941 (2017)An 8-T Processing-in-Memory SRAM Cell-Based Pixel-Parallel Array Processor for Vision Chips., , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (11): 4249-4259 (November 2023)A LO-leakage auto-calibrated CMOS IEEE802.11b/g WLAN transceiver., , und . ISCAS, Seite 3912-3915. IEEE, (2007)Floorplanning and Power/Ground Network Design for A Programmable Vision Chip., , , , , , , und . ICTA, Seite 184-185. IEEE, (2022)A High-speed Low-cost CNN Inference Accelerator for Depthwise Separable Convolution., , , , , , , , , und . ICTA, Seite 63-64. IEEE, (2020)A 32×32 Array Terahertz Sensor in 65-nm CMOS Technology., , , , , , , , , und . ICTA, Seite 259-260. IEEE, (2021)A 50-Gb/s NRZ Receiver Targeting Low-Latency Multi-Chip Module Optical I/O in 45-nm SOI CMOS., , , , , , , , , und 5 andere Autor(en). APCCAS, Seite 360-363. IEEE, (2022)A novel architecture of local memory for programmable SIMD vision chip., , , und . ASICON, Seite 1-4. IEEE, (2013)A O.4V-VDD 2.25-to-2.75GHz ULV-SS-PLL Achieving 236.6fsrms Jitter, -253.8dB Jitter-Power FoM, and -76.1dBc Reference Spur., , , , , , , , und . ISSCC, Seite 86-87. IEEE, (2023)A 0.0035-mm2 0.42-pJ/bit 8-32-Gb/s Reference-Less CDR Incorporating Adaptively-Biased ChargeSharing Integrator, Alexander PFD, and 1-Tap DFE., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 177-180. IEEE, (2023)