( en | de | ru )

 

Disambiguierung von "Meinerzhagen, Pascal Andreas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 500 fW/bit 14 fJ/bit-access 4kb standard-cell based sub-VT memory in 65nm CMOS.

, , , , , und . ESSCIRC, Seite 321-324. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bernd Meinerzhagen

Bernd Meinerzhagen

Bernd Meinerzhagen

Wilhelm Meinerzhagen

Klaus Meinerzhagen

 

Weitere Publikationen von Autoren mit dem selben Namen

Automated Design For Yield Through Defect Tolerance., , und . VTS, Seite 1-6. IEEE, (2020)Design methodology for area and energy efficient OxRAM-based non-volatile flip-flop., , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)An Ultra-Low-Power Application-Specific Processor with Sub-VT Memories for Compressed Sensing., , , , , , und . VLSI-SoC (Selected Papers), Volume 418 von IFIP Advances in Information and Communication Technology, Seite 88-106. Springer, (2012)Synthesis strategies for sub-VT systems., , , , und . ECCTD, Seite 552-555. IEEE, (2011)FireBird: PowerPC e200 based SoC for high temperature operation., , , , , , , und . CICC, Seite 1-4. IEEE, (2013)Energy versus data integrity trade-offs in embedded high-density logic compatible dynamic memories., , , , und . DATE, Seite 489-494. ACM, (2015)TamaRISC-CS: An ultra-low-power application-specific processor for compressed sensing., , , , , , und . VLSI-SoC, Seite 159-164. IEEE, (2012)Design and failure analysis of logic-compatible multilevel gain-cell-based dram for fault-tolerant VLSI systems., , , und . ACM Great Lakes Symposium on VLSI, Seite 343-346. ACM, (2011)A 500 fW/bit 14 fJ/bit-access 4kb standard-cell based sub-VT memory in 65nm CMOS., , , , , und . ESSCIRC, Seite 321-324. IEEE, (2012)Two-port low-power gain-cell storage array: Voltage scaling and retention time., , und . ISCAS, Seite 2469-2472. IEEE, (2012)