( en | de | ru )

 

Disambiguierung von "Martonosi, Margaret"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
RegReS: Adaptively maintaining a target density of regional services in opportunistic vehicular networks.

, , und . PerCom, Seite 120-127. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Margaret Ritter

Margaret Dolinsky

Margaret Barbour

Margaret Nussbaum

Margaret Deinhardt

 

Weitere Publikationen von Autoren mit dem selben Namen

Implementing Software on Resource-constrained Mobile Sensors: Experiences with Impala and ZebraNet, , , und . Proceedings of the 2Nd International Conference on Mobile Systems, Applications, and Services, Seite 256--269. New York, NY, USA, ACM, (2004)Quantum Codesign., und . IEEE Micro, 41 (5): 33-40 (2021)Decoupling Data Supply from Computation for Latency-Tolerant Communication in Heterogeneous Architectures., , und . ACM Trans. Archit. Code Optim., 14 (2): 16:1-16:27 (2017)Effectiveness of Trace Sampling for Performance Debugging Tools., , und . SIGMETRICS, Seite 248-259. ACM, (1993)Cache decay: exploiting generational behavior to reduce cache leakage power., , und . ISCA, Seite 240-251. ACM, (2001)Full-stack, real-system quantum computer studies: architectural comparisons and design insights., , , , , und . ISCA, Seite 527-540. ACM, (2019)Statistical assertions for validating patterns and finding bugs in quantum programs., und . ISCA, Seite 541-553. ACM, (2019)Control Techniques to Eliminate Voltage Emergencies in High Performance Processors., , und . HPCA, Seite 79-90. IEEE Computer Society, (2003)Shared last-level TLBs for chip multiprocessors., , und . HPCA, Seite 62-63. IEEE Computer Society, (2011)Voltage and Frequency Control With Adaptive Reaction Time in Multiple-Clock-Domain Processors., , , und . HPCA, Seite 178-189. IEEE Computer Society, (2005)