( en | de | ru )

 

Disambiguierung von "Garg, Siddharth"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NNoculation: Broad Spectrum and Targeted Treatment of Backdoored DNNs.

, , , , , , , und . CoRR, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Neil Garg

Siddharth Kaza

Siddharth Hegde

Siddharth Nanguneri

Siddharth Ray

 

Weitere Publikationen von Autoren mit dem selben Namen

CryptoNAS: Private Inference on a ReLU Budget., , , und . NeurIPS, (2020)DeepReDuce: ReLU Reduction for Fast Private Inference., , , und . ICML, Volume 139 von Proceedings of Machine Learning Research, Seite 4839-4849. PMLR, (2021)Fortifying RTL Locking Against Oracle-Less (Untrusted Foundry) and Oracle-Guided Attacks., , , , , , und . DAC, Seite 91-96. IEEE, (2021)Energy-efficient computing from systems-on-chip to micro-server and data centers., , und . IGSC, Seite 1-6. IEEE Computer Society, (2015)Static Transition Probability Analysis Under Uncertainty., , und . ICCD, Seite 380-386. IEEE Computer Society, (2004)Can flexible, domain specific programmable logic prevent IP theft?, , , und . DFT, Seite 153-157. IEEE Computer Society, (2016)Thundervolt: enabling aggressive voltage underscaling and timing error resilience for energy efficient deep learning accelerators., , , und . DAC, Seite 19:1-19:6. ACM, (2018)Low cost permanent fault detection using ultra-reduced instruction set co-processors., , und . DATE, Seite 933-938. EDA Consortium San Jose, CA, USA / ACM DL, (2013)EmPower: FPGA based rapid prototyping of dynamic power management algorithms for multi-processor systems on chip., , , und . FPL, Seite 41-48. IEEE, (2012)Fragility of the Commons under Prospect-Theoretic Risk Attitudes., , und . CoRR, (2014)