( en | de | ru )

 

Disambiguierung von "Kavi, Krishna M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reconfigurable split data caches: a novel scheme for embedded systems.

, , , und . SAC, Seite 707-712. ACM, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kavi Arya

Bijan Kaviani

Karim Kaviani Nejad

Bijan Kaviani

Ebrahim Kaviany

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling Multithreaded Applications Using Petri Nets., , und . Int. J. Parallel Program., 30 (5): 353-371 (2002)Feasibility of decoupling memory management from the execution pipeline., , , , und . J. Syst. Archit., 53 (12): 927-936 (2007)Prefetching as a Potentially Effective Technique for Hybrid Memory Optimization., , , und . MEMSYS, Seite 220-231. ACM, (2016)Guest Editors' Introduction: Software Tools Assessment., und . IEEE Software, 13 (5): 23-26 (1996)An n-grid model for group authorization., , und . ACSAC, Seite 384-392. IEEE, (1990)Improving Node-Level MapReduce Performance Using Processing-in-Memory Technologies., , , , und . Euro-Par Workshops (2), Volume 8806 von Lecture Notes in Computer Science, Seite 425-437. Springer, (2014)An Efficient Non-Preemptive Real-Time Scheduling., , und . PDCS, Seite 154-160. ISCA, (2005)Loop Transformation Techniques To Aid In Loop Unrolling and Multithreading., , und . PDCS, Seite 126-131. ISCA, (2003)Improving Uniformity of Cache Access Pattern using Split Data Caches., , , und . PDCCS, Seite 128-134. ISCA, (2009)Smaller Split L-1 Data Caches for Multi-core Processing Systems., , , , und . ISPAN, Seite 74-79. IEEE Computer Society, (2009)