Autor der Publikation

Analyzing and modeling process balance for sub-threshold circuit design.

, , und . ACM Great Lakes Symposium on VLSI, Seite 275-280. ACM, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Sub-threshold Circuit Design with Shrinking CMOS Devices., , , und . ISCAS, Seite 2541-2544. IEEE, (2009)New category of ultra-thin notchless 6T SRAM cell layout topologies for sub-22nm., und . ISQED, Seite 425-430. IEEE, (2011)Serial sub-threshold circuits for ultra-low-power systems., und . ISLPED, Seite 27-32. ACM, (2009)Virtual prototyper (ViPro): an early design space exploration and optimization tool for SRAM designers., , , und . DAC, Seite 138-143. ACM, (2010)26.8 A 236nW -56.5dBm-sensitivity bluetooth low-energy wakeup receiver with energy harvesting in 65nm CMOS., , , , , , und . ISSCC, Seite 450-451. IEEE, (2016)A 10mV-input boost converter with inductor peak current control and zero detection for thermoelectric energy harvesting., , und . CICC, Seite 1-4. IEEE, (2014)A 745pA Hybrid Asynchronous Binary-Searching and Synchronous Linear-Searching Digital LDO with 3.8×105 Dynamic Load Range, 99.99% Current Efficiency, and 2mV Output Voltage Ripple., und . ISSCC, Seite 232-234. IEEE, (2019)A reverse write assist circuit for SRAM dynamic write VMIN tracking using canary SRAMs., , , , und . ISQED, Seite 1-8. IEEE, (2014)Optimizing energy efficient low-swing interconnect for sub-threshold FPGAs., , , und . FPL, Seite 1-4. IEEE, (2015)Using island-style bi-directional intra-CLB routing in low-power FPGAs., , , und . FPL, Seite 1-7. IEEE, (2015)