Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Dual-Criticality Memory Controller (DCmc): Proposal and Evaluation of a Space Case Study., , , , , und . RTSS, Seite 207-217. IEEE Computer Society, (2014)Improving time predictability of shared hardware resources in real-time multicore systems : emphasis on the space domain.. Polytechnic University of Catalonia, Spain, (2016)Increasing confidence on measurement-based contention bounds for real-time round-robin buses., , , , , und . DAC, Seite 125:1-125:6. ACM, (2015)Bus designs for time-probabilistic multicore processors., , , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Computing Safe Contention Bounds for Multicore Resources with Round-Robin and FIFO Arbitration., , , , , und . IEEE Trans. Computers, 66 (4): 586-600 (2017)Resource usage templates and signatures for COTS multicore processors., , , , , und . DAC, Seite 155:1-155:6. ACM, (2015)Contention-aware performance monitoring counte support for real-time MPSoCs., , , , , , , und . SIES, Seite 262-271. IEEE, (2016)Deconstructing bus access control policies for Real-Time multicores., , , , , und . SIES, Seite 31-38. IEEE, (2013)Data Bus Slicing for Contention-Free Multicore Real-Time Memory Systems., , , , , und . SIES, Seite 272-279. IEEE, (2016)Improving Early Design Stage Timing Modeling in Multicore Based Real-Time Systems., , , , und . RTAS, Seite 305-316. IEEE Computer Society, (2016)