( en | de | ru )

 

Disambiguierung von "Clara, Martin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A fully integrated analog front-end macro for cable modem applications in 0.18-μm CMOS.

, , , , , , und . IEEE J. Solid State Circuits, 37 (7): 866-873 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Martin Clara

Mario Clara

Nicole Clara

Christophe Claramunt

Fernando Clara

 

Weitere Publikationen von Autoren mit dem selben Namen

A fully integrated analog front-end macro for cable modem applications in 0.18-μm CMOS., , , , , , und . IEEE J. Solid State Circuits, 37 (7): 866-873 (2002)A 6bit, 1.2GSps Low-Power Flash-ADC in 0.13µm Digital CMOS., , , , und . DATE, Seite 223-226. IEEE Computer Society, (2004)Nonlinear distortion in current-steering D/A-converters due to asymmetrical switching errors., , und . ISCAS (1), Seite 285-288. IEEE, (2004)Linearity enhancement techniques in low OSR, high clock rate multi-bit continuous-time sigma-delta modulators., , , , , , , und . CICC, Seite 527-530. IEEE, (2004)The time course of word retrieval revealed by event-related brain potentials during overt speech, , , und . Proceedings of the National Academy of Sciences, 106 (50): 21442--21446 (15.12.2009)10.7 A 64GS/s 4×-Interpolated 1b Semi-Digital FIR DAC for Wideband Calibration and BIST of RF-Sampling A/D Converters., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 176-178. IEEE, (2021)A high-input-swing common-mode-robust programmable gain amplifier in 65nm CMOS., , und . ESSCIRC, Seite 418-421. IEEE, (2012)A 6bit, 1.2GSps low-power flash-ADC in 0.13μm digital CMOS., , , , und . ESSCIRC, Seite 339-342. IEEE, (2004)A 16-bit 10Gsps current steering RF DAC in 65nm CMOS achieving 65dBc ACLR multi-carrier performance at 4.5GHz Fout., , , und . VLSIC, Seite 166-. IEEE, (2015)A 1.5V 200MS/s 13b 25mW DAC with Randomized Nested Background Calibration in 0.13μm CMOS., , , , und . ISSCC, Seite 250-600. IEEE, (2007)