( en | de | ru )

 

Disambiguierung von "Sathe, Visvesh S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Energy efficient SoC design.

, und . CICC, Seite 1. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Madan Sathe

Nita Sathe-Meis

Saket Sathe

Richard Satherley

S Danischewski

 

Weitere Publikationen von Autoren mit dem selben Namen

A GHz-class charge recovery logic., , und . ISLPED, Seite 91-94. ACM, (2005)Energy-Efficient GHz-Class Charge-Recovery Logic., , und . IEEE J. Solid State Circuits, 42 (1): 38-47 (2007)Boost Logic: A High Speed Energy Recovery Circuit Family., , und . ISVLSI, Seite 22-27. IEEE Computer Society, (2005)A 1.1ghz charge-recovery logic., , und . ISSCC, Seite 1540-1549. IEEE, (2006)Energy efficient SoC design., und . CICC, Seite 1. IEEE, (2013)A Unified Clock and Switched-Capacitor-Based Power Delivery Architecture for Variation Tolerance in Low-Voltage SoC Domains., , , , , , , und . IEEE J. Solid State Circuits, 54 (4): 1173-1184 (2019)Resonant-Clock Latch-Based Design., , und . IEEE J. Solid State Circuits, 43 (4): 864-873 (2008)A charge-recovery 600MHz FIR filter with 1.5-cycle latency overhead., , , und . ESSCIRC, Seite 160-163. IEEE, (2009)An All-Digital Unified Clock Frequency and Switched-Capacitor Voltage Regulator for Variation Tolerance in a Sub-Threshold ARM Cortex M0 Processor., , , , , , , und . VLSI Circuits, Seite 65-66. IEEE, (2018)A synchronous interface for SoCs with multiple clock domains., , , , und . SoCC, Seite 173-174. IEEE, (2004)