Autor der Publikation

Introducing universal QCA logic gate for synthesizing symmetric functions with minimum wire-crossings.

, , und . ICWET, Seite 828-833. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of fault tolerant majority voter for TMR circuit in QCA., , , und . VDAT, Seite 1-2. IEEE, (2016)Towards modular design of reliable quantum-dot cellular automata logic circuit using multiplexers., , , und . Comput. Electr. Eng., (2015)Regular clocking-based Automated Cell Placement technique in QCA targeting sequential circuit., , , , , , und . Comput. Electr. Eng., (2022)A Realistic Configurable Level Triggered Flip-Flop in Quantum-Dot Cellular Automata., , und . VDAT, Volume 1066 von Communications in Computer and Information Science, Seite 455-467. Springer, (2019)Introducing universal QCA logic gate for synthesizing symmetric functions with minimum wire-crossings., , und . ICWET, Seite 828-833. ACM, (2010)Synthesis of Reversible Universal Logic around QCA with Online Testability., , , und . ISED, Seite 236-241. IEEE Computer Society, (2011)Towards Designing Reliable Universal QCA Logic in the Presence of Cell Deposition Defect., , , , und . VLSID, Seite 575-576. IEEE Computer Society, (2016)Design and Analysis of Regular Clock Based 2: 4 Decoder Using T-Gate in QCA., , , und . ASCAT, Volume 1443 von Advances in Intelligent Systems and Computing, Seite 81-91. Springer, (2023)A PUF based Light Weight Protocol for Secure WiFi Authentication of IoT devices., , , und . ISED, Seite 183-187. IEEE, (2018)Design of low power 5-input majority voter in quantum-dot cellular automata with effective error resilience., , und . ISED, Seite 101-105. IEEE, (2016)