( en | de | ru )

 

Disambiguierung von "Onodera, Hidetoshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Microarchitectural-level statistical timing models for near-threshold circuit design.

, , und . ASP-DAC, Seite 87-93. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kaoru Onodera

Keiichi Onodera

Hidetoshi Yamabe

 

Weitere Publikationen von Autoren mit dem selben Namen

Standard cell libraries with various driving strength cells for 0.13, 0.18 and 0.35 μm technologies., , und . ASP-DAC, Seite 589-590. ACM, (2003)Power-bandwidth trade-off analysis of multi-stage inverter-type transimpedance amplifier for optical communication., , und . MWSCAS, Seite 795-798. IEEE, (2017)A performance optimization method by gate sizing using statistical static timing analysis., und . ISPD, Seite 111-116. ACM, (2000)Analysis and comparison of XOR cell structures for low voltage circuit design., , und . ISQED, Seite 703-708. IEEE, (2013)Variation-aware Flip-Flop energy optimization for ultra low voltage operation., , , und . SoCC, Seite 17-22. IEEE, (2014)PVT2: process, voltage, temperature and time-dependent variability in scaled CMOS process., und . ICCAD, Seite 126. ACM, (2018)A power optimization method considering glitch reduction by gate sizing., , und . ISLPED, Seite 221-226. ACM, (1998)Statistical modeling of device characteristics with systematic fluctuation., und . ISCAS, Seite 437-440. IEEE, (2000)CDF Distance Based Statistical Parameter Extraction Using Nonlinear Delay Variation Models., , und . IOLTS, Seite 1-6. IEEE, (2021)Dynamic Supply and Threshold Voltage Scaling towards Runtime Energy Optimization over a Wide Operating Performance Region., , und . SoCC, Seite 236-241. IEEE, (2020)