( en | de | ru )

 

Disambiguierung von "Hardy, Damien"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Thermal characterization of cloud workloads on a power-efficient server-on-chip.

, , , , , , , , , , und . ICCD, Seite 175-182. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hans Hardy

Rolland Lee Hardy

Damien Guironnet

Catalytic polymerization of acrylates and in supercritical carbon dioxide. Uni Konstanz, (2009)

Damien Neyret

Damien Ciabrini

 

Weitere Publikationen von Autoren mit dem selben Namen

Cache-Conscious Offline Real-Time Task Scheduling for Multi-Core Processors., , und . ECRTS, Volume 76 von LIPIcs, Seite 14:1-14:22. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2017)Speeding up Static Probabilistic Timing Analysis., , , , , und . ARCS, Volume 9017 von Lecture Notes in Computer Science, Seite 236-247. Springer, (2015)Cache-Persistence-Aware Response-Time Analysis for Fixed-Priority Preemptive Systems., , , , , und . ECRTS, Seite 262-272. IEEE Computer Society, (2016)The Performance Vulnerability of Architectural and Non-architectural Arrays to Permanent Faults., , , und . MICRO, Seite 48-59. IEEE Computer Society, (2012)SAMVA: Static Analysis for Multi-fault Attack Paths Determination., , , und . COSADE, Volume 13979 von Lecture Notes in Computer Science, Seite 3-22. Springer, (2023)On the Comparison of Deterministic and Probabilistic WCET Estimation Techniques., , , , und . ECRTS, Seite 266-275. IEEE Computer Society, (2014)Using Bypass to Tighten WCET Estimates for Multi-Core Processors with Shared Instruction Caches., , und . RTSS, Seite 68-77. IEEE Computer Society, (2009)Analyse pire cas pour processeur multi-cœurs disposant de caches partagés.. University of Rennes 1, France, (2010)Static probabilistic worst case execution time estimation for architectures with faulty instruction caches., und . Real Time Syst., 51 (2): 128-152 (2015)Predictable Paging in Real-Time Systems: A Compiler Approach., und . ECRTS, Seite 169-178. IEEE Computer Society, (2007)