Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Coding-Based Low-Power Through-Silicon-Via Redundancy Schemes for Heterogeneous 3-D SoCs., und . IEEE Trans. Very Large Scale Integr. Syst., 27 (10): 2317-2330 (2019)Area Optimization with Non-Linear Models in Core Mapping for System-on-Chips., , , , , und . MOCAST, Seite 1-4. IEEE, (2019)Ratatoskr: An open-source framework for in-depth power, performance and area analysis in 3D NoCs., , , , , und . CoRR, (2019)Exploiting Neural-Network Statistics for Low-Power DNN Inference., , und . CoRR, (2023)Coding approach for low-power 3D interconnects., , und . DAC, Seite 23:1-23:6. ACM, (2018)Coding-aware Link Energy Estimation for 2D and 3D Networks-on-Chip with Virtual Channels., , , , und . PATMOS, Seite 222-228. IEEE, (2018)Macro-3D: A Physical Design Methodology for Face-to-Face-Stacked Heterogeneous 3D ICs., , , , , und . DATE, Seite 37-42. IEEE, (2020)Integer-Value Encoding for Approximate On-Chip Communication., , , und . IEEE Access, (2019)Edge effects on the TSV array capacitances and their performance influence., , und . Integr., (2018)Edge effect aware low-power crosstalk avoidance technique for 3D integration., , und . Integr., (2019)