( en | de | ru )

 

Disambiguierung von "Deng, Wei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
25.2 A 2.2GHz -242dB-FOM 4.2mW ADC-PLL using digital sub-sampling architecture.

, , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Wei

Wei Wei

Wei Wei

Wei Wei

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Quantum Key Supply and Dynamic Adjustment Strategy for Power Dispatch., , , , und . ICSAI, Seite 812-817. IEEE, (2018)An ultra-low-voltage LC-VCO with a frequency extension circuit for future 0.5-V clock generation., , und . ASP-DAC, Seite 103-104. IEEE, (2011)Automatic model redundancy reduction for fast back-propagation for deep neural networks in speech recognition., , , und . IJCNN, Seite 1-6. IEEE, (2015)A Novel Charging Scheme Based on Network Capabilities for 5G Industrial Networks., , , , und . IEEE Wirel. Commun., 28 (3): 150-155 (2021)A-share Trading Strategy Based on MTL-DDPG., , , , und . CSAI, Seite 533-538. ACM, (2023)A 53.6-to-60.2GHz Many-Core Fundamental Oscillator With Scalable Mesh Topology Achieving -136.0dBc/Hz Phase Noise at 10MHz Offset and 190.3dBc/Hz Peak FoM in 65nm CMOS., , , , und . ISSCC, Seite 154-156. IEEE, (2022)A 10-to-300MHz Fractional Output Divider with -80dBc Worst-Case Fractional Spurs Using Auxiliary-PLL-Based Background 0th/1st/2nd-Order DTC INL Calibration., , , , , , und . ISSCC, Seite 228-229. IEEE, (2023)An Extension Preprocessing Model for Multi-Criteria Decision Making Based on Basic-Elements Theory., , , , und . ICDS, Volume 1179 von Communications in Computer and Information Science, Seite 192-200. Springer, (2019)A Fuzzy Reputation Based Ant Algorithm for Grid Scheduling., , und . CSO (1), Seite 102-104. IEEE Computer Society, (2009)A 4.7GHz Synchronized-Multi-Reference PLL with In-Band Phase Noise Lower than Reference Phase Noise +20logNdiv., , , , , , , und . ESSCIRC, Seite 233-236. IEEE, (2022)