( en | de | ru )

 

Disambiguierung von "Chrzanowska-Jeske, Malgorzata"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Regular Realization of Symmetric Functions Using Reversible Logic.

, , , , , , , , , und . DSD, Seite 245-253. IEEE Computer Society, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Malgorzata Ritter

Malgorzata Broncel

Malgorzata Sobiesiak

Malgorzata Kloczko

Malgorzata Liwinska

 

Weitere Publikationen von Autoren mit dem selben Namen

Substrate noise modeling in early floorplanning of MS-SOCs., , , und . ASP-DAC, Seite 819-823. ACM Press, (2005)Modeling of substrate noise block properties for early prediction., und . ISCAS (3), Seite 3015-3018. IEEE, (2005)Combining evolution strategies with Lagrangian relaxation for constructing nonslicing VLSI floorplans with soft modules., , und . IEEE Congress on Evolutionary Computation, Seite 1261-1266. IEEE, (2002)Generalized symmetric and generalized pseudo-symmetric functions.. ICECS, Seite 343-346. IEEE, (1999)ELF-SP - evolutionary algorithm for non-slicing floorplans with soft modules., , und . ICECS, Seite 681-684. IEEE, (2002)Floorplanning with performance-based clustering., , und . ISCAS (4), Seite 724-727. IEEE, (2003)Using a Distributed Rectangle Bin-Packing Approach for Core-based SoC Test Scheduling with Power Constraints., , , und . ICCAD, Seite 100-106. IEEE Computer Society / ACM, (2003)Regular symmetric arrays for non-symmetric functions.. ISCAS (1), Seite 391-394. IEEE, (1999)Stochastic analysis of CNFET circuits using enhanced logical effort model in the presence of metallic tubes., , und . ICECS, Seite 774-777. IEEE, (2014)Buffered Interconnects in 3D IC Layout Design., , und . SLIP, Seite 4:1-4:8. ACM, (2016)